

**SYLABUS**

DOTYCZY CYKLU KSZTAŁCENIA 2022/23 -2025/26

(skrajne daty)

Rok akademicki 2024/2025

**1. PODSTAWOWE INFORMACJE O PRZEDMIOCIE**

Nazwa przedmiotu	<b>Układy mikroprocesorowe i FPGA</b>
Kod przedmiotu*	
Nazwa jednostki prowadzącej kierunek	Kolegium Nauk Przyrodniczych
Nazwa jednostki realizującej przedmiot	Kolegium Nauk Przyrodniczych
Kierunek studiów	Mechatronika
Poziom studiów	Studia I stopnia
Profil	Praktyczny
Forma studiów	Nietacjonarne
Rok i semestr/y studiów	Rok III, semestr 5
Rodzaj przedmiotu	Specjalnościowy
Język wykładowy	Polski
Koordinator	dr inż. M. Grochowina
Imię i nazwisko osoby prowadzącej / osób prowadzących	dr inż. M. Grochowina

\* -opcjonalnie, zgodnie z ustaleniami w Jednostce

**1.1. Formy zajęć dydaktycznych, wymiar godzin i punktów ECTS**

Semestr (nr)	Wykł.	Ćw.	Konw.	Lab.	Sem.	ZP	Prakt.	Inne (jakie?)	Liczba pkt. ECTS
5	9			27					4

**1.2. Sposób realizacji zajęć**

X zajęcia w formie tradycyjnej

X zajęcia realizowane z wykorzystaniem metod i technik kształcenia na odległość

**1.3 Forma zaliczenia przedmiotu (z toku)**

wykład - zaliczenie bez oceny

laboratorium - zaliczenie z oceną,

**2. WYMAGANIA WSTĘPNE**

Znajomość zagadnień z przedmiotu Podstawy programowania, Podstawy elektroniki

### 3. CELE, EFEKTY UCZENIA SIĘ, TREŚCI PROGRAMOWE I STOSOWANE METODY DYDAKTYCZNE

#### 3.1 Cele przedmiotu

C1	Zapoznanie z technikami projektowania układów logicznych w programowalnych strukturach FPGA
C2	Nabycie praktycznych umiejętności w zakresie opisu sprzętu z zastosowaniem języka Verilog

#### 3.2 Efekty uczenia się dla przedmiotu

EK (efekt uczenia się)	Treść efektu uczenia się zdefiniowanego dla przedmiotu Student:	Odniesienie do efektów kierunkowych <sup>1</sup>
EK_01	Zna zagadnienia z zakresu obwodów i urządzeń elektrycznych oraz elementów elektronicznych niezbędne do projektowania i analizy układów cyfrowych	K_Wo8
EK_02	Znagadnienia z algorytmiki, języków programowania, języków opisu sprzętu w celu projektowania układów (elementów) składowych urządzeń mechatronicznych	K_Wo9
EK_03	Zna fundamentalne dylematy współczesnej cywilizacji związane ze stosowaniem układów cyfrowych	K_W12
EK_04	Potrafi analizować sygnały cyfrowe za pomocą sprzętu komputerowego i oprogramowania oraz skonstruować i przeprowadzić badanie cyfrowego układu elektronicznego	K_U11
EK_05	Potrafi opracować algorytm z zastosowaniem języka opisu sprzętu	K_U13
EK_06	Potrafi posługiwać się językiem obcym na poziomie B2	K_U16
EK_07	Potrafi pracować indywidualnie i w zespole – w tym oszacować czas potrzebny na realizację zleconego zadania oraz dokonać dystrybucji zadań w zespole	K_U18
EK_08	Potrafi zaplanować proces własnego uczenia się rozumiejąc potrzebę oraz możliwości ciągłego doskonalenia się	K_U19
EK_09	Potrafi dokonać krytycznej oceny własnej wiedzy oraz wynikających z niej aspektów i skutków działalności inżyniera – np. wpływu na środowisko i związanej z tym odpowiedzialności za podejmowane decyzje	K_K01

#### 3.3 Treści programowe

##### A. Problematyka wykładu

Treści merytoryczne
1. Podstawy języków opisu sprzętu na przykładzie języka Verilog, składnia, zmienne, moduły, instancje.
2. Obsługa środowiska Xilinx Ise Webpack, symulator, programowanie przez Jtag, narzędzia

<sup>1</sup> W przypadku ścieżki kształcenia prowadzącej do uzyskania kwalifikacji nauczycielskich uwzględnić również efekty uczenia się ze standardów kształcenia przygotowującego do wykonywania zawodu nauczyciela.

Pace i Impact
2. Behawioralny opis projektowanych układów, układy logiczne (sieci bramek)
3. Układy kombinacyjne, wprowadzenie do procesów, klauzula @always
4. Układy sekwencyjne, klauzula @always
5. Automaty stanów skończonych, automat Moore'a i automat Mealy'ego
6. Projektowanie układów logicznych dostosowanych do specjalnych wymagań
7. Softprocesory, procesor jako automat skończony, podsumowanie

#### B. Problematyka ćwiczeń laboratoryjnych (15 godzin)

Treści merytoryczne – część praktyczna
1. zajęcia organizacyjne, BHP, warunki zaliczenia, obsługa podstawowych narzędzi pracy
2. Obsługa środowiska Xilinx Ise Webpack, symulator, programowanie układów CPLD przez Jtag, narzędzia Pace i Impact
3. Układy kombinacyjne, multiplekser, demultiplekser.
4. Układy kombinacyjne, konwertery kodów.
5. Układy sekwencyjne, liczniki binarne, BCD, Johnsona, Graya, jedno i dwukierunkowe.
6. Układy sekwencyjne, dzielniki częstotliwości, bramkowanie sygnału zegarowego
7. Układy sekwencyjne, układy złożone z wielu modułów/instancji, łączenie liczników i rejestrów z układami dekodujących.
8. Układy sekwencyjne, wyświetlacze multipleksowane.
9. Układy sekwencyjne, detekcja impulsów i zboczy, eliminacja drgań zestyków.
10. Układy sekwencyjne, obsługa enkodera kwadraturowego.
11. Układy sekwencyjne, automat Moore'a.
12. Układy sekwencyjne, generator PWM.
13. Układy sekwencyjne, pomiar szerokości impulsów.
14. Układy sekwencyjne, obsługa detektora zbliżeniowego.
15. Kolokwium zaliczeniowe
Treści merytoryczne – część projektowa
1. Proces projektowania układów logicznych w oparciu o język opisu sprzętu
2. Implementacja opracowanego modelu w postaci kodu opisu sprzętu
3. Prezentacja rozwiązań sukcesywnie w trakcie realizacji projektu oraz jego formy końcowej

### 3.4 Metody dydaktyczne

Wykład – wykłady z prezentacją multimedialną,

Laboratorium – rozwiązywanie zadań, praca w grupach, analiza przykładów, dyskusja, projektowania układów logicznych, praca indywidualna, dyskusja.

## 4. METODY I KRYTERIA OCENY

### 4.1 Sposoby weryfikacji efektów uczenia się

Symbol efektu	Metody oceny efektów uczenia się (np.: kolokwium, egzamin ustny, egzamin pisemny, projekt, sprawozdanie, obserwacja w trakcie zajęć)	Forma zajęć dydaktycznych (w., ćw., ...)
EK_01	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_02	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_03	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie	w., lab.

	sprawdzianów, realizacja projektu	
EK_04	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_05	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_06	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_07	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_08	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.
EK_09	kolokwium, sprawozdanie, wykonanie ćwiczeń, zaliczenie sprawdzianów, realizacja projektu	w., lab.

#### 4.2 Warunki zaliczenia przedmiotu (kryteria oceniania)

<p><b>Wykład</b> – obecność na zajęciach</p> <p><b>Laboratorium</b> – średnia z ocen z części praktycznej i projektowej</p> <p>Część praktyczna– ocena z odpowiedzi i/lub sprawdzianów wejściowych; aktywność na zajęciach, kolokwium zaliczeniowe.</p> <ul style="list-style-type: none"> <li>• kolokwium w formie praktycznej realizacji zadania zaliczeniowego - ocenę pozytywną z kolokwium student uzyskuje w przypadku poprawnej syntezy, symulacji, zaprogramowania w pamięci układu CPLD oraz uruchomienia zadanego układu logicznego</li> <li>• Ocenę końcową oblicza się na podstawie średniej ocen otrzymanych z kolokwium i odpowiedzi / sprawdzianów oraz z aktywności w proporcji 50% ocena z kolokwium i 25% ocena aktywności, 25% ocena ze sprawdzianów wejściowych, przy czym wszystkie oceny muszą być pozytywne.</li> </ul> <p>Cześć projektowa – ocena wykonanego projektu i jego dokumentacji (schemat, źródła i symulacja); ocena z odpowiedzi na zadane pytania z zakresu zrealizowanego projektu. Ocenę końcową z projektu oblicza się jako średnią arytmetyczną ocen uzyskanych za napisany program, dokumentację i odpowiedź.</p> <p>Zaliczenie przedmiotu oznacza realizację założonych efektów uczenia się</p>
--

#### 5. CAŁKOWITY NAKŁAD PRACY STUDENTA POTRZEBNY DO OSIĄGNIĘCIA ZAŁOŻONYCH EFEKTÓW W GODZINACH ORAZ PUNKTACH ECTS

Forma aktywności	Średnia liczba godzin na zrealizowanie aktywności
Godziny kontaktowe wynikające z harmonogramu studiów	36
Inne z udziałem nauczyciela akademickiego (udział w konsultacjach, egzaminie)	5
Godziny niekontaktowe – praca własna studenta (przygotowanie do zajęć, egzaminu, napisanie referatu itp.)	79
SUMA GODZIN	120

<b>SUMARYCZNA LICZBA PUNKTÓW ECTS</b>	<b>4</b>
---------------------------------------	----------

\* Należy uwzględnić, że 1 pkt ECTS odpowiada 25-30 godzin całkowitego nakładu pracy studenta.

## 6. PRAKTYKI ZAWODOWE W RAMACH PRZEDMIOTU

wymiar godzinowy	n.d.
zasady i formy odbywania praktyk	n.d.

## 7. LITERATURA

Literatura podstawowa:

- Hajduk, Zbigniew. *Wprowadzenie do języka Verilog*. Wydawnictwo BTC, 2009.
- Bieganowski, Jacek, and Grzegorz Wawrzyniak. "„Język Verilog w projektowaniu układów FPGA." *Zielona Góra* (2001).
- Włodzimierz Wrona. *VERILOG język w projektowaniu układów cyfrowych*, Pracownia Komputerowa Jacka Skalmierskiego,(2009).
- Xilinx ISE Design Suite 14: Release Notes
- XC9500 In-System Programmable CPLD Family Data

Literatura uzupełniająca:

- *Krupa, Krzysztof, and Marcin Grochowina. "Microprocessor implementation of the sound source location process based on the correlation of signals." 2018 Signal Processing: Algorithms, Architectures, Arrangements, and Applications (SPA). IEEE, 2018.*

Akceptacja Kierownika Jednostki lub osoby upoważnionej